為什麽51單片機不把晶振電路裏面的電容內置
如果說晶振旁的電容為C1,C2那CI,C2這兩個電容就叫晶振的負載電容，分別接在晶振的兩個腳上和對地的電容，壹般在幾十皮法。它會影響到晶振的諧振頻率和輸出幅度，壹般訂購晶振時候供貨方會問妳負載電容是多少。
晶振的負載電容=[(Cd*Cg)/(Cd+Cg)]+Cic+△C 式中Cd,Cg為分別接在晶振的兩個腳上和對地的電容,Cic（集成電路內部電容）+△C（PCB上電容）經驗值為3至5pf。
因此，晶振的數據表中規定12pF的有效負載電容要求在每個引腳XIN 與 XOUT上具有22pF（2 * 12pF = 24pF = 22pF + 2pF 寄生電容,定值貼片電容沒有24pf，只有22pf）。
兩邊電容為Cg,Cd,負載電容為Cl,? cl=cg*cd/(cg+cd)+a ，a= Cic+△C(a的經驗值是3.5-13.5pf) 就是說負載電容15pf的話，兩邊兩個接27pf（定值貼片電容只有27pf，沒有30pf）的差不多了，各種邏輯芯片的晶振引腳可以等效為電容三點式振蕩器。晶振引腳的內部通常是壹個反相器, 或者是奇數個反相器串聯。
在晶振輸出引腳XO 和晶振輸入引腳 XI 之間用壹個電阻連接, 對於 CMOS 芯片通常是數 M 到數十M 歐之間. 很多芯片的引腳內部已經包含了這個電阻, 引腳外部就不用接了。
這個電阻是為了使反相器在振蕩初始時處於線性狀態, 反相器就如同壹個有很大增益的放大器, 以便於起振. 石英晶體也連接在晶振引腳的輸入和輸出之間, 等效為壹個並聯諧振回路, 振蕩頻率應該是石英晶體的並聯諧振頻率. 晶體旁邊的兩個電容接地, 實際上就是電容三點式電路的分壓電容, 接地點就是分壓點. 以接地點即分壓點為參考點, 振蕩引腳的輸入和輸出是反相的, 但從並聯諧振回路即石英晶體兩端來看, 形成壹個正反饋以保證電路持續振蕩. 在芯片設計時, 這兩個電容就已經形成了, 壹般是兩個的容量相等, 容量大小依工藝和版圖而不同, 但終歸是比較小, 不壹定適合很寬的頻率範圍. 外接時大約是數 PF 到數十 PF, 依頻率和石英晶體的特性而定. 需要註意的是: 這兩個電容串聯的值是並聯在諧振回路上的, 會影響振蕩頻率. 當兩個電容量相等時, 反饋系數是 0.5, 壹般是可以滿足振蕩條件的, 但如果不易起振或振蕩不穩定可以減小輸入端對地電容量, 而增加輸出端的值以提高反饋量. . 壹般芯片的 Data sheet 上會有說明。
另：
1.匹配電容-----負載電容是指晶振要正常震蕩所需要的電容。壹般外接電容，是為了使晶振兩端的等效電容等於或接近負載電容。要求高的場合還要考慮ic輸入端的對地電容。壹般晶振兩端所接電容是所要求的負載電容的兩倍。這樣並聯起來就接近負載電容了。
2．負載電容是指在電路中跨接晶體兩端的總的外界有效電容。他是壹個測試條件，也是壹個使用條件。應用時壹般在給出負載電容值附近
調整可以得到精確頻率。此電容的大小主要影響負載諧振頻率和等效負載諧振電阻。
3．壹般情況下，增大負載電容會使振蕩頻率下降，而減小負載電容會使振蕩頻率升高
4．負載電容是指晶振的兩條引線連接IC塊內部及外部所有有效電容之和，可看作晶振片在電路中串接電容。負載頻率不同決定振蕩器的
振蕩頻率不同。標稱頻率相同的晶振，負載電容不壹定相同。因為石英晶體振蕩器有兩個諧振頻率，壹個是串聯揩振晶振的低負載電容晶振：另壹個為並聯揩振晶振的高負載電容晶振。所以，標稱頻率相同的晶振互換時還必須要求負載電容壹至，不能冒然互換，否則會造成電器工作不正常。
由於電容會造成震蕩不穩定 , 而且壹般單片機的震蕩頻率會差很多 , 因此把這個電容做到 IC 裏面就會限制單片機運行的速度.