Zen3構架整改IPC性能相比Zen2再提升10~15%
Zen3構架整改IPC性能相比Zen2再提升10~15%
根據外媒提供的消息，AMD代號為米蘭的下壹代Zen3構架將會做壹些核心級別的改進
目標是讓Zen3構架的IPC性能相比目前的Zen2再度提升10~15%。
Zen3是AMD用於接替大獲成功的Zen2的下壹代CPU架構，在去年泄漏的壹些文檔中
Zen3將會做出較大的改動，比如它並不會搭載傳聞中的SMT4技術，比如它的單個CCX將擁有8核規模和32MB***享L3緩存。
最近這些消息被壹家國外媒體AdoredTV確認了，他們稱自己拿到了有關於Zen3架構的泄漏信息。、
此前單個CCD雖然是8個核心32ML3緩存，但是分成了2個CCX，單個CCX是4個核心16MB緩存
不同的CCX之間L3緩存是不能***用的，也就是說每個核心最多只能調用16MBL3緩存。
如果壹個應用程序只能支持4個或者更少核心的話，那麽另外壹個CCX的16MBL3緩存可能就會被閑置了。
首先他們確認了之前已經泄漏的，Zen3的單個CCX將會有8個核心***享32MB的三級緩存這壹設計
單個CCD將只含有壹個CCX，同時也解決了同壹CCD上跨CCX通信的延遲問題，不過L3緩存延遲將會略有增加。
在壹些對單核性能要求較高的應用中，這種設計方案將會極大增強處理器的運算效率。
Zen2構架IPC提升18%的秘訣之壹就是L3緩存容量翻倍，Zen3構架則是將每個核心能夠利用的緩存容量再次翻倍。
還有壹點就是Zen3的L3緩存設計並不需要增加額外的晶體管，即便是在制程工藝不變的情況下，也能帶來額外的IPC性能提升。
PS:小編現在對於Zen3構架的改進也是非常開心，此前的Zen1/2的設計方案並不能完全利用L3緩存，這壹缺憾在Zen3時代將不復存在！
下下代的Zen4構架也有壹些消息！
Zen4構架的銳龍5000系列處理器將會使用全新的CPU針腳設計
也就是說現有的主板鐵定是不能兼容了（Zen3構架的銳龍4000系列處理器仍有可能采用AM4插座）。
在制程工藝將會是5nm，在指令集方面將會擴展到完整的AVX512。
另外Zen4構架會將L2緩存容量翻倍，也就是單個核心將會配備1MBL2緩存。
以上就是Zen3構架整改IPC性能相比Zen2再提升10~15%的全部內容了。