VHDL 分頻器 為什麽要調用計數器呢
首先：分頻，就是將頻率縮小；
比如之前的頻率是10Hz（時鐘周期為0.1），那2分頻後就是5Hz（時鐘周期為0.2）
好，那我問妳，如果時鐘頻率是10Hz，1秒鐘內有多少個時鐘呢（就是clk cycle是怎樣的呢）；顯然畫出的波形就是1秒鐘內有10個clock，那要怎麽體現在代碼裏面呢？-->計數器
用計數器就是數clock cycle的數目！
10Hz的clock變成5Hz的clock：
-->10Hz的clock：用計數器數A到10表示
-->5Hz的clock：計數器數B到5
所以說當計數器A每數2個，計數器B就加1；這樣計數器B對應的時鐘是不是就是10Hz進行了2分頻呢
---------------------------------------
不知道明白了沒有