儀表放大器的設計應用
儀表放大器電路的實現方法主要分為兩大類：第壹類由分立元件組合而成；另壹類由單片集成芯片直接實現。根據現有元器件，分別以單運放LM741和OP07，集成四運放LM324和單片集成芯片AD620為核心，設計出四種儀表放大器電路方案。方案1 由3個通用型運放LM741組成三運放儀表放大器電路形式，輔以相關的電阻外圍電路，加上A1，A2同相輸入端的橋式信號輸入電路，如圖2所示。
圖2中的A1～A3分別用LM741替換即可。電路的工作原理與典型儀表放大器電路完全相同。
方案2 由3個精密運放OP07組成，電路結構與原理和圖2相同(用3個OP07分別代替圖2中的A1～A3)。方案3 以壹個四運放集成電路LM324為核心實現，如圖3所示。它的特點是將4個功能獨立的運放集成在同壹個集成芯片裏，這樣可以大大減少各運放由於制造工藝不同帶來的器件性能差異；采用統壹的電源，有利於電源噪聲的降低和電路性能指標的提高，且電路的基本工作原理不變。 方案4 由壹個單片集成芯片AD620實現，如圖4所示。它的特點是電路結構簡單：壹個AD620，壹個增益設置電阻Rg，外加工作電源就可以使電路工作，因此設計效率最高。圖4中電路增益計算公式為：G=49．4K/Rg+1。實現儀表放大器電路的四種方案中，都采用4個電阻組成電橋電路的形式，將雙端差分輸入變為單端的信號源輸入。性能測試主要是從信號源Vs的最大輸入和Vs最小輸入、電路的最大增益及***模抑制比幾方面進行仿真和實際電路性能測試。測試數據分別見表1和表2。其中，Vs最大(小)輸入是指在給定測試條件下，使電路輸出不失真時的信號源最大(小)輸入；最大增益是指在給定測試條件下，使輸出不失真時可以實現的電路最大增益值。***模抑制比由公式KCMRR=20|g | AVd/AVC|(dB)計算得出。
說明：(1)f為Vs輸入信號的頻率；
(2)表格中的電壓測量數據全部以峰峰值表示；
(3)由於仿真器件原因，實驗中用Multisim對方案3的仿真失效，表1中用“-”表示失效數據；
(4)表格中的方案1～4依次分別表示以LM741，OP07，LM324和AD620為核心組成的儀表放大器電路。
由表1和表2可見，仿真性能明顯優於實際測試性能。這是因為仿真電路的性能基本上是由仿真器件的性能和電路的結構形式確定的，沒有外界幹擾因素，為理想條件下的測試；而實際測試電路由於受環境幹擾因素(如環境溫度、空間電磁幹擾等)、人為操作因素、實際測試儀器精確度、準確度和量程範圍等的限制，使測試條件不夠理想，測量結果具有壹定的誤差。在實際電路設計過程中，仿真與實際測試各有所長。壹般先通過仿真測試，初步確定電路的結構及器件參數，再通過實際電路測試，改進其具體性能指標及參數設置。這樣，在保證電路功能、性能的前提下，大大提高電路設計的效率。
由表2的實測數據可以看出：方案2在信號輸入範圍(即Vs的最大、最小輸入)、電路增益、***模抑制比等方面的性能表現為最優。在價格方面，它比方案1和方案3的成本高壹點，但比方案4便宜很多。因此，在四種方案中，方案2的性價比最高。方案4除最大增益相對小點，其他性能僅次於方案2，具有電路簡單，性能優越，節省設計空間等優點。成本高是方案4的最大缺點。方案1和方案3在性能上的差異不大，方案3略優於方案1，且它們同時具有絕對的價格優勢，但性能上不如方案2和方案4好。
綜合以上分析，方案2和方案4適用於對儀表放大器電路有較高性能要求的場合，方案2性價比最高，方案4簡單、高效，但成本高。方案1和方案3適用於性能要求不高且需要節約成本的場合。針對具體的電路設計要求，選取不同的方案，以達到最優的資源利用。電路的設計方案確定以後，在具體的電路設計過程中，要註意以下幾個方面：
(1)註意關鍵元器件的選取，比如對圖2所示電路，要註意使運放A1，A2的特性盡可能壹致；選用電阻時，應該使用低溫度系數的電阻，以獲得盡可能低的漂移；對R3，R4，R5和R6的選擇應盡可能匹配。
(2)要註意在電路中增加各種抗幹擾措施，比如在電源的引入端增加電源退耦電容，在信號輸入端增加RC低通濾波或在運放A1，A2的反饋回路增加高頻消噪電容，在PCB設計中精心布局合理布線，正確處理地線等，以提高電路的抗幹擾能力，最大限度地發揮電路的性能。