設計制作壹個脈沖序列發生器。 1.2 設計要求 （1）用硬件邏輯電路實現 （2）產生兩路輸出序列信號 0001001

使用純硬邏輯我給妳提供壹個思路， 就是使用兩片12位的並轉串芯片。把它的並行輸入的數據分別置為“000100101111”和“110011001010”這是當有串行時鐘觸發的時候這個數據就按觸發時鐘的頻率輸出了。

如果配上壹些可編程邏輯器件 比如cpld fpga 這個東西會更靈活功能更強大。比如可以隨意改變脈沖輸出頻率 隨便設置輸出序列等等。