verilog hdl 語言開發環境問題
HDL是硬件描述語言（主要用到的是verilog和VHDL兩種），用來對FPGA進行邏輯設計，學習HDL是為了對FPGA進行開發。
FPGA學習包括軟件和硬件兩個方面，軟件方面包括官方軟件的使用，如xilinx開發平臺ISE，Altera開發平臺quartusII等，硬件方面就是FPGA芯片和外圍電路；
用verilog對FPGA進行開發是FPGA的開發方式之壹，這種方式通常是用verilog描述出需要實現的邏輯，將寫好的代碼經過軟件的綜合，下載到FPGA芯片裏面去，FPGA在物理上實現設計的功能，從而應用於電路上；
ise和quarusII都能寫hdl語言，學習hdl壹定要下在板子上，否則紙上談兵，壹塊fpga核心板在200以下