LVS(IC設計時的版圖驗證步驟)詳細資料大全

LVS全稱為Layout Versus Schematics， 是 Dracula 的驗證工具，用來驗證版圖和邏輯圖是否匹配。LVS 在電晶體級比較版圖和邏輯圖的連線性，而且輸出所有不壹致的地方。

LVS 驗證,LVS 的錯誤類型, LVS 驗證 1 LVS 工作原理和基本流程 LVS全稱為Layout Versus Schematics， 是 Dracula 的驗證工具，用來驗證版圖和邏輯圖是否匹配。LVS 在電晶體級比較版圖和邏輯圖的連線性，而且輸出所有不壹致的地方。Dracula 從圖形系統中產生版圖數據。Dracula 把 GDS2 格式的 Layout 檔案轉換為 Layout 網表，LOGLVS，Dracula網路編輯器，將 Schematic 或 CDL 描述的門級和電晶體級的網表轉化為 LVS 網表。LVS 能夠把每壹個網路轉化為壹個電路模型。從壹個電路的輸入和輸出開始，LVS 跟蹤兩種電路模型。Dracula 利用啟發式每壹次搜尋電路的壹步。首先，LVS 跟蹤、I/O 模型，然後搜尋要求最少回溯的路徑。當 LVS 在跟蹤的過程中檢測到匹配的話，Dracula 就給這個匹配的器件和節點壹個匹配的標識。當 LVS 檢測到壹個不匹配，它就停止在那個搜尋的路徑。如果 LVS 指定了所有的器件和給出了壹個匹配的標識的話或者在搜尋路徑上沒有壹致的地方的話，LVS 會考慮到這兩個模型的連續性。當 Dracula 檢測到不壹致的地方，它會以輸出列表和圖表形式表示出來。除了比較兩個網路，LVS 也比較器件的襯底類型（在 COMS 電路中 NMOS 和 PMOS）和壹些器件參數。 2 LVS 工具包括下列的檢查 1) 版圖與版圖 版圖與版圖（LVL）是 LVS 的壹部分，它是用來比較器件級或門級兩個相似版圖的 資料庫，從而報出在互連關系和器件參數方面不壹致的地方。 2) 邏輯與邏輯 邏輯與邏輯（SVS）是 LVS 的壹部分，它是來比較兩個邏輯圖的。 3) 版圖與邏輯 版圖與邏輯(LVS)是用來確認版圖和邏輯圖是否壹直工作。LVS 比較版圖和邏輯圖 在電晶體級的連線是否正確，並以報告的形式列出差異之處。 LVS 的錯誤類型 LVS 的錯誤類型大體分為兩類：不壹致的點和失配器件。不壹致點可分為節點不壹 致和器件不壹致。節點不壹致是指版圖和邏輯圖中各有壹節點，這兩個節點所連器件的 情況相似，但是又不完全相同。器件不壹致是指版圖和邏輯圖各有壹器件，這兩個器件 相同，所連線的節點情況很相似，但又不完全相同。失配器件是指所有的器件在邏輯圖 中有而在版圖中沒有，或在版圖中有而在邏輯圖中沒有。具體來講，LVS 的錯誤類型有 以下十五種： 1) 匹配的節點上沒有器件； 2) 匹配的器件上有不匹配的節點； 3) 器件不匹配； 4) 匹配的節點上有多余的版圖器件； 5) 匹配的節點上有多余的線路圖器件； 6) 匹配的節點上有非匹配的版圖和線路圖器件； 7) 其他不匹配的版圖器件； 8) 其他不匹配的線路圖器件； 9) 器件的類型（N 型和 P 型，多晶電阻或擴散電阻）不匹配； 10) 器件得尺寸（W 或 L）不匹配； 11) MOS 可逆性錯誤； 12) 襯底連線不匹配； 13) 器件的電源連線不匹配（多電源供電的情況）； 14) 簡化多個 MOS 拼接為單個 MOS 時出錯（與 LVSCHK 中命令得 K 選項有關）； 15) 過濾多余的器件出錯（與 LVSCHK 中命令的 F 選項有關）。 LVS 錯誤既指單個器件、單個節點，又指組合結構（子電路）。不匹配的子電路（子 電路中有多個器件和節點）往往只是其中的壹個和幾個節點或器件不匹配，並不是所有 的都不匹配。與壹個不匹配點關聯的壹切器件和節點都作為錯誤的個數，LVS 報告文 件裏分別列出了每壹個不匹配點。錯誤報告與人們通常的理解有出入，例如：兩根信號 線調換了位置，按常理來說，只能算壹個錯誤，但 LVS 報告有兩個錯誤。