數字頻率計
時序圖如圖1.1.1所示：
2）計數法：使用“計數法”測量輸入信號的頻率，即通過系統內部給壹個固定閘門時間，在閘門時間內用計數器對被測信號的邊沿進行計數。若被測信號的頻率為 ，內部閘門時間為T，測量所得計數值為 ，則可以根據公式(2)得到被測信號頻率。
時序圖如圖1.1.2所示：
因為在數字電路中使用中小規模邏輯器件構建多位除法器電路十分困難，故選擇計數法來測量被測信號的頻率。通過設置內部閘門時間T為1s，計數器在閘門時間內的計數值 即為被測信號的頻率值。
根據設計要求，數字頻率計最高需測量100kHz的TTL電平信號，故數字頻率計系統通過邏輯控制電路給計數器芯片提供1s閘門時間的計數信號，在1s計數完成之後鎖存計數器所得到的計數值，並且通過譯碼器譯碼完成後通過數碼管顯示出來。鎖存完成之後再向計數器提供清零信號，然後計數器再開始下壹次的測量，系統整體設計框圖如圖1.2.1所示。
時基電路是由555定時器構成的多諧振蕩器，電路原理圖如圖2.1.1所示。在接通電源之後，若此時555定時器的放電三極管T未導通，則電容C1通過電阻R1、R2進行充電，此時電路輸出高電平。當電容C1上的電壓達到 時，電路輸出高電平，同時放電三極管T導通，電容C1通過電阻R2放電，電路輸出低電平。當電容C1上電壓下降至 時，電路輸出翻轉為高電平，同時放電三極管T截止，電路周而復始的工作，產生時基信號。
時基信號的高電平時間由電容充電時間決定，其計算公式如下：
時基信號的低電平時間由電容充電時間決定，其計算公式如下：
使用模擬示波器測量時基電路輸出的時基信號，示波器測量結果如圖2.1.2所示。根據示波器測量結果，時基信號的高電平時間約為1s，低電平時間約為120ms，時基信號滿足設計要求。
根據設計要求，需測量100kHz的信號，使用計數法計數時，計數模塊最低需在1s內可以計100k個邊沿脈沖。且因為顯示模塊為數碼管，為了讓數碼管方便顯示，故每壹個計數器芯片都應設計為模十計數器，同時為6個模十計數器級聯才能符合設計要求。但是當計數模塊為6個計數器級聯時，若采用同步計數器，則可能會使得計數脈沖的負載加重，故選擇采用異步十進制計數器芯片74LS90，其芯片的功能表如表2.2.1所示。
根據芯片功能表，當R9(1)、R9(2)保持低電平時，可以通過控制R0(1)、R0(2)兩個引腳的電平高低來控制計數器工作狀態。故通過邏輯控制電路向計數模塊輸入計數/清零信號，當該信號為高電平時，計數器計數。當該信號為低電平時，計數器清零。為了實現計數器之間的級聯，將低位計數器的Q4輸出端接至高位計數器的CKA輸入端。當低位計數器的計數狀態Q0Q1Q2Q3從1001變為0000即計數值從9變為0時，Q4會產生壹個下降沿信號輸入到高位計數器的CKA端，實現了低位計數器向高位計數器的進位功能。計數模塊電路圖如圖2.2.2所示。
給電路加上計數/清零信號和被測信號後，使用邏輯分析儀去測量其中壹個計數器芯片的輸出，其輸出結果如圖2.2.3所示，其中A0-A3分別對應著計數器芯片的四個輸出端Q0-Q3，A4為計數/清零信號。根據測量結果，計數器能夠在計數信號有效時正常計數，在清零信號有效時保持清零狀態。
根據設計方案，譯碼顯示模塊需完成對計數器的計數結果進行鎖存、譯碼並且通過數碼管顯示出來。為了減少芯片數量，故選擇自帶鎖存功能的譯碼器芯片CD4511，CD4511的功能表如表2.3.1所示。
根據CD4511功能表，數碼管應選擇***陰極數碼管。邏輯控制電路給譯碼顯示模塊輸入鎖存譯碼信號，即CD4511芯片的 和 始終保持著接高電平，給芯片的LE端輸入譯碼顯示信號。當譯碼顯示信號為高電平時，譯碼顯示模塊鎖存在上壹個LE=0時的狀態，顯示在高電平來臨之前的狀態，當譯碼顯示信號為低電平時，譯碼顯示模塊就會實時刷新顯示狀態。譯碼顯示模塊電路圖如圖2.3.2所示。
閘門電路需根據閘門信號來控制被測信號是否能夠輸入到計數模塊。當閘門信號為高電平時，被測信號能夠正常地通過閘門電路輸入到計數模塊，而當閘門信號為低電平時，被測信號被閘門阻礙，無法通過閘門電路。
根據閘門電路的設計要求，可以采用二輸入與非門來實現閘門信號對被測信號是否輸入到計數模塊的控制。如表2.4.1為四2輸入與非門74LS00的功能表。若閘門信號輸入到與非門的A端，被測信號輸入到與非門的B端，根據其功能表可知，當閘門信號為高電平時，閘門電路的輸出信號與被測信號反相，當閘門信號為低電平時，閘門電路的輸出信號壹直保持高電平，阻礙被測信號輸入計數模塊。閘門電路的電路圖如圖2.4.2所示。
向閘門電路輸入閘門信號和被測信號，使用模擬示波器觀察輸出信號與兩個輸入信號的波形圖，如圖2.4.3所示。
如圖所示，第壹個信號為閘門電路輸出信號，第二個為被測信號，第三個為閘門信號。當閘門信號為高電平時，被測信號能夠正常地通過閘門電路輸出到計數模塊，當閘門電路為低電平時，閘門電路輸出保持為高電平，導致被測信號無法傳輸到計數模塊，滿足設計要求。
根據設計方案，邏輯電路需要根據輸入的時基信號，通過邏輯電路來產生控制計數模塊的清零信號和控制譯碼顯示模塊的鎖存信號，以此來實現數字頻率計的自動測量和刷新功能。
譯碼顯示模塊需要通過邏輯控制電路產生壹個譯碼信號來實現對譯碼顯示模塊的鎖存數據和刷新數據的功能。譯碼信號是在計數模塊測量完成之後，在清零信號有效之前進行鎖存當前測量結果的數據，根據CD4511的功能表， 鎖存信號是高電平有效，即在高電平時譯碼器對高電平來臨之前的輸入信號進行鎖存並保持，在低電平時鎖存失效，即根據輸入信號的變化實時刷新輸出信號。在邏輯控制電路內，為了讓其基於時基信號產生鎖存信號，采用了555構成的不可重復觸發的單穩態觸發器。
單穩態觸發器的特點是電路有壹個穩定狀態和壹個暫穩狀態。在觸發信號作用下，電路將由穩態翻轉到暫穩態，但是暫穩態是壹個不能長久保持的狀態，由於電路中RC延時環節的作用，經過壹段時間後，電路會自動返回到穩態，並在輸出端獲得壹個脈沖寬度為 的矩形波。在單穩態觸發器中，輸出的脈沖寬度 ，就是暫穩態的維持時間，其長短取決於電路中電阻R和電容C的參數值。
由555構成的單穩態觸發器電路及工作波形如圖2.5.2所示。圖中R，C為外接定時元件，輸人的觸發信號 接在555的低電平觸發端（2腳）。穩態時，輸出 為低電平，即無觸發器信號（ 為高電平）時，電路處於穩定狀態且輸出低電平。在 的負脈沖作用下，低電平觸發端得到低於 ，輸出 為高電平，放電三級管T截止，電路進入了暫穩態，定時開始。在暫穩態期間，電源→R→C→地，實現對電容的充電，充電時間常數T＝RC， 按指數規律上升。當電容兩端電壓 上升到 後，6端為高電平，輸出 變為低電平，放電三極管T導通，定時電容C充電結束，即暫穩態結束。電路恢復到穩態 為低電 平的狀態。當第二個觸發脈沖到來時，又重復上述過程。
根據上述555單穩態觸發器電路原理， 從零電平上升到 的時間就是輸出電壓 的脈寬 ，其計算公式如公式5所示。
邏輯控制電路的原理圖如圖2.5.3所示，實現對輸入的時基信號進行變換，轉化為清零信號和鎖存信號。
向邏輯控制電路輸入時基信號，使用示波器測量其輸入信號和輸出的清零信號及鎖存信號的波形圖，如圖2.5.4所示。鎖存信號在時基信號的下降沿觸發，壹直持續到時基信號下壹次下降沿之前才轉化為低電平，清零信號與時基信號相比較發現清零信號在產生於時 基信號的上升沿，且比較短暫，仿真結果滿足設計方案。
方波發生器的電路是以555多諧振蕩器為模板，通過控制555多諧振蕩器的電阻大小和電容大小來改變輸出的矩形波的頻率。具體的555多諧振蕩器電路原理參見節2.2.1。根據設計要求，矩形波發生器的電路原理圖如圖2.6.1所示。
使用頻率計測量矩形波發生器的輸出頻率，其最大頻率與最小頻率如圖2.6.2所示。
在設計邏輯控制電路時，原本采取的設計方案是用單穩態觸發器通過對時基信號的觸發產生壹個很窄的高電平脈沖信號作為清零信號，再對清零信號通過壹個單穩態觸發器產生壹個很窄的低電平脈沖信號作為鎖存信號。這個設計方案是基於所使用單穩態觸發器為脈沖觸發時，才可能使得單穩態觸發器的暫穩態時間低於觸發信號的脈沖寬度。但是所使用的單穩態觸發電路是由555定時器芯片為核心搭建的，而根據555定時器芯片的功能表，如表3.1.1所示，555定時器搭建的單穩態觸發電路為電平觸發的單穩態電路，故修改設計方案，具體方案參考節2.5.1。
在制作頻率計時，考慮到電路較為復雜，如果在洞洞板上搭建電路則在電路連接上會受限制，會使用大量的跳線或者杜邦線去連接電路，電路的穩定性和可靠性比較低。故采用設計PCB制作電路板的方式去實現電路。
但是在設計PCB時由於經驗不足，在布線時將兩個不同網絡的線路和焊盤放的過近，導致所制作出來的電路板在有的地方發生了短路的現象，花費了大量的時間去排查和解決短路問題。在放置數碼管與CD4511之間的限流電阻時，由於疏忽導致電阻的阻值不等，使得數碼管亮度不均勻。
通過本次數字頻率計課程設計，加強了我在數字電路方面的認識。在設計頻率計的電路時，通過查找資料加深了對時序電路和邏輯電路的了解，同時也學會了如何去通過查閱芯片的數據手冊來分析它的功能和建立時間、保持時間等壹些參數，以此來選取符合設計功能的芯片。在電路的時序邏輯設計上，通過本次設計讓我體會到了數字電路中的時序對於整個系統是否正常能夠工作起著決定性作用。在時基電路和邏輯控制電路的設計中所運用的555定時器芯片搭建的不同功能的電路，讓我對與單穩態電路和無穩態電路有直接的體會。在仿真電路，學會了使用Protues這壹款電子電路仿真軟件，並且通過虛擬示波器和邏輯分析儀去觀察和分析電路的時序邏輯。
在制作實物時，使用了EDA電路設計軟件來設計PCB和制作電路板來完成實物制作，在制作的過程中逐漸熟悉了軟件的時候和畫PCB的技巧。同時也發現了並非電路仿真成功電路就壹定不存在問題。由於在實際電路中，各類元件的參數上的誤差和焊接上的缺陷對電路都會造成影響。而且在制作電路時壹定要認真檢查，如果壹處出現失誤，會導致整個電路失去作用甚至燒壞電路。所以在制作實物時要足夠的細心去排查電路故障產生的原因並且去修正它。
在短短幾天的課程設計中，不僅加深了我對數字電路基礎知識的掌握程度，而且還讓我經歷了壹個電路從無到有的設計和制作過程，加深了對專業知識的理解，讓我對專業知識的學習有了更大的興趣和動力。