上拉電阻與下拉電阻的作用分別是什麽？
壹、上拉電阻的作用：
在CMOS芯片上，為了防止靜電造成損壞，不用的管腳不能懸空，壹般接上拉電阻以降低輸入阻抗， 提供泄荷通路。芯片的管腳加上拉電阻來提高輸出電平，從而提高芯片輸入信號的噪聲容限，增強抗幹擾能力；提高總線的抗電磁幹擾能力，管腳懸空就比較容易接受外界的電磁幹擾。
二、下拉電阻的作用：
提高芯片輸入信號的噪聲容限：輸入端如果是高阻狀態，或者高阻抗輸入端處於懸空狀態，此時需要加上拉或下拉，以免收到隨機電平而影響電路工作。
同樣如果輸出端處於被動狀態，需要加上拉或下拉，如輸出端僅僅是壹個三極管的集電極。從而提高芯片輸入信號的噪聲容限增強抗幹擾能力。
三、區別：
1、含義不同；
上拉電阻：將壹個不確定的信號，通過壹個電阻與電源VCC相連，固定在高電平；
下拉電阻：將壹個不確定的信號，通過壹個電阻與地GND相連，固定在低電平；
2、作用不同：
上拉是對器件註入電流；灌電流；當壹個接有上拉電阻的IO端口設置為輸入狀態時，它的常態為高電平；
下拉電阻：下拉是從器件輸出電流；拉電流；當壹個接有下拉電阻的IO端口設置為輸入狀態時，它的常態為低電平；
原理
在上拉電阻所連接的導線上，如果外部組件未啟用，上拉電阻則“微弱地”將輸入電壓信號“拉高”。當外部組件未連接時，對輸入端來說，外部“看上去”就是高阻抗的。這時，通過上拉電阻可以將輸入端口處的電壓拉高到高電平。如果外部組件啟用，它將取消上拉電阻所設置的高電平。通過這樣，上拉電阻可以使引腳即使在未連接外部組件的時候也能保持確定的邏輯電平。
以上內容參考：百度百科-上拉電阻