同樣2G的DDR2內存和DDR3內存有何區別？DDR3快多少？
DDR3
1．8bit預取設計，而DDR2為4bit預取，這樣DRAM內核的頻率只有接口頻率的1/8，DDR3-800的核心工作頻率只有100MHz。
2．采用點對點的拓樸架構，以減輕地址/命令與控制總線的負擔。
3．采用100nm以下的生產工藝，將工作電壓從1.8V降至1.5V，增加異步重置（Reset）與ZQ校準功能。
二、DDR3與DDR2幾個主要的不同之處 ：
1.突發長度（Burst Length，BL）
由於DDR3的預取為8bit，所以突發傳輸周期（Burst Length，BL）也固定為8，而對於DDR2和早期的DDR架構系統，BL=4也是常用的，DDR3為此增加了壹個4bit Burst Chop（突發突變）模式，即由壹個BL=4的讀取操作加上壹個BL=4的寫入操作來合成壹個BL=8的數據突發傳輸，屆時可通過A12地址線來控制這壹突發模式。而且需要指出的是，任何突發中斷操作都將在DDR3內存中予以禁止，且不予支持，取而代之的是更靈活的突發傳輸控制（如4bit順序突發）。
2.尋址時序（Timing）
就像DDR2從DDR轉變而來後延遲周期數增加壹樣，DDR3的CL周期也將比DDR2有所提高。DDR2的CL範圍壹般在2～5之間，而DDR3則在5～11之間，且附加延遲（AL）的設計也有所變化。DDR2時AL的範圍是0～4，而DDR3時AL有三種選項，分別是0、CL-1和CL-2。另外，DDR3還新增加了壹個時序參數——寫入延遲（CWD），這壹參數將根據具體的工作頻率而定。
3.DDR3新增的重置（Reset）功能
重置是DDR3新增的壹項重要功能，並為此專門準備了壹個引腳。DRAM業界很早以前就要求增加這壹功能，如今終於在DDR3上實現了。這壹引腳將使DDR3的初始化處理變得簡單。當Reset命令有效時，DDR3內存將停止所有操作，並切換至最少量活動狀態，以節約電力。
在Reset期間，DDR3內存將關閉內在的大部分功能，所有數據接收與發送器都將關閉，所有內部的程序裝置將復位，DLL（延遲鎖相環路）與時鐘電路將停止工作，而且不理睬數據總線上的任何動靜。這樣壹來，將使DDR3達到最節省電力的目的。
4.DDR3新增ZQ校準功能
ZQ也是壹個新增的腳，在這個引腳上接有壹個240歐姆的低公差參考電阻。這個引腳通過壹個命令集，通過片上校準引擎（On-Die Calibration Engine，ODCE）來自動校驗數據輸出驅動器導通電阻與ODT的終結電阻值。當系統發出這壹指令後，將用相應的時鐘周期（在加電與初始化之後用512個時鐘周期，在退出自刷新操作後用256個時鐘周期、在其他情況下用64個時鐘周期）對導通電阻和ODT電阻進行重新校準。
5.參考電壓分成兩個
在DDR3系統中，對於內存系統工作非常重要的參考電壓信號VREF將分為兩個信號，即為命令與地址信號服務的VREFCA和為數據總線服務的VREFDQ，這將有效地提高系統數據總線的信噪等級。
6.點對點連接（Point-to-Point，P2P）
這是為了提高系統性能而進行的重要改動，也是DDR3與DDR2的壹個關鍵區別。在DDR3系統中，壹個內存控制器只與壹個內存通道打交道，而且這個內存通道只能有壹個插槽，因此，內存控制器與DDR3內存模組之間是點對點（P2P）的關系（單物理Bank的模組），或者是點對雙點（Point-to-two-Point，P22P）的關系（雙物理Bank的模組），從而大大地減輕了地址/命令/控制與數據總線的負載。而在內存模組方面，與DDR2的類別相類似，也有標準DIMM（臺式PC）、SO-DIMM/Micro-DIMM（筆記本電腦）、FB-DIMM2（服務器）之分，其中第二代FB-DIMM將采用規格更高的AMB2（高級內存緩沖器）。
面向64位構架的DDR3顯然在頻率和速度上擁有更多的優勢，此外，由於DDR3所采用的根據溫度自動自刷新、局部自刷新等其它壹些功能，在功耗方面DDR3也要出色得多，因此，它可能首先受到移動設備的歡迎，就像最先迎接DDR2內存的不是臺式機而是服務器壹樣。在CPU外頻提升最迅速的PC臺式機領域，DDR3未來也是壹片光明。目前Intel所推出的新芯片-熊湖(Bear Lake)，其將支持DDR3規格，而AMD也預計同時在K9平臺上支持DDR2及DDR3兩種規格。